Mi date una mano a capire come si fa...

[lore85bg]

Si enrambi i test stamattina andavano ancora ed erano a 6 ore... penso che si possa defini stabile... ci sono altri test da provare?

giocaci!!!! gioca un po'...

se sei stabile puoi provare ad abbassare leggermente il voltaggio...

[silvermoon]

Che programmi si usao per vedere la diffirenza a livello di prestazini tra prima e dopo...

[adry84]

Beh...per vedere la differenza tra il prima e il dopo avresti, secondo me, dovuto fare delle sessioni in 3Dmark a default e, successivamente in Oc!!!
Per quanto riguarda il 3Dmark ti consiglio di usare lo 05 che potrebbe darti più soddisfazioni dello 06 (in quanto ha score intendo)
Comunque a 3600Mhz la differenza la dovresti vedere ad occhio....!!!

AN

[silvermoon]

Si certo che la vedo... era per avere un valore numerico tra il 2.4 e il 3.6... grazie lo proverò...

[lore85bg]

Si certo che la vedo... era per avere un valore numerico tra il 2.4 e il 3.6... grazie lo proverò...

vai di 3d mark 05... e poi ci dici...

dopo bisognerà overclokkare anche la scheda video...

[silvermoon]

Io ho un catorcio si scheda video... e monta un dissipatore passivo...

[lore85bg]

Io ho un catorcio si scheda video... e monta un dissipatore passivo...

allora forse è meglio di no...

magari presto sostituisci anche quella...

[silvermoon]

Riporto da tutorial di giampa che mi ha linkato lore...

Latenze di accesso

CAS Latency (Tcl): indica il ritardo, in termini di cicli di clock, tra l'inoltro di una richiesta in lettura e l'istante in cui il dato è pronto per l'uscita. A valori inferiori della latenza corrispondono prestazioni velocistiche superiori. Ovviamente, una latenza pari a 3 implica performance differenti se la memoria opera alla frequenza di 166 MHz o 200 MHz oppure, ancora, a quella di 250 MHz.

RAS to CAS Delay (Trcd): come anticipato, i dati contenuti nei moduli memoria vengono disposti e letti in righe e colonne, partendo sempre prima dalle righe e, in seguito, passando alle colonne. Il Ras to Cas Delay indica il ritardo (delay), in termini di cicli di clock, tra il segnale di RAS e quello di CAS. A valori inferiori corrispondono prestazioni superiori.

RAS Precharge Time (Trp): tale valore indica l'intervallo di tempo (sempre espresso in cicli di clock) tra un comando RAS e il successivo. In questo intervallo vengono precaricati i condensatori della memoria. L'operazione di precharge si rende indispensabile per la caratteristica peculiare delle DRAM di cui si è discusso in precedenza. Ovviamente, anche in questo caso, a valori inferiori corrispondono prestazioni superiori.

Cycle Time (Tras): intervallo di tempo (espresso in cicli di clock) necessario per prelevare un dato da una cella di memoria e renderlo disponibile per l'output.

Alpha timing non meno importanti....


Row Cycle Time (Trc): somma del Trp e del Tras. Corrisponde, quindi, all'intervallo di tempo (espresso in cicli di clock) tra due richieste di lettura consecutive (due comandi RAS successivi + tempo per rendere un dato disponibile sull'output). A valori inferiori corrispondono prestazioni superiori.

Row Refresh Cycle Time (Trfc): intervallo di tempo (espresso in cicli di clock) tra il comando di auto-refresh ed un qualsiasi comando successivo (di scrittura, lettura, o auto-refresh). A valori inferiori corrispondono prestazioni superiori.

Ras to Ras Delay (Trrd): intervallo di tempo (espresso in cicli di clock) tra due segnali di attivazione che interessano lo stesso banco di memoria. A valori inferiori corrispondono prestazioni superiori.

Write Recovery Time (Twr): intervallo di tempo (espresso in cicli di clock) tra un'operazione di scrittura e la successiva operazione di precharge (tempo per riportare a regime il circuito della cella di memoria). Se tale tempo non è soddisfatto i dati non risulteranno leggibili alla successiva lettura. A valori inferiori corrispondono prestazioni superiori.

Write to Read Delay Time (Twtr): intervallo di tempo (espresso in cicli di clock) tra l'ultima operazione di scrittura effettiva e la successiva operazione di lettura. A valori inferiori corrispondono prestazioni superiori.

Read to Write Delay Time (Trtw): intervallo di tempo (espresso in cicli di clock) tra un'operazione di lettura ed una successiva operazione di scrittura relative ad uno stesso banco di ram. A valori inferiori corrispondono prestazioni superiori.

Refresh Rate (Tref): intervallo di tempo tra due refresh consecutivi.

Write Cas Latency (Twcl): intervallo di tempo che intercorre tra la scrittura di un dato e l'istante in cui il sistema è pronto a catturare un nuovo dato (il riferimento è alla frequenza del core e non a quella del clock interno).

Read Write Queue Bypass: indica il numero di volte che la più vecchia operazione di lettura/scrittura messa in coda può essere bypassata, prima che sia forzata l'effettuazione della stessa. Bisogna tener presente che esistono due registri in cui sono immagazzinate rispettivamente le operazioni di lettura e scrittura; l'ordine in cui devono essere eseguite dipende dalla priorità che è stata assegnata al dato relativo alla singola operazione. Esiste, però, in caso sia necessario, la possibilità di bypassare le code in lettura e scrittura; questa opzione indica il numero massimo di volte che l'arbiter che stabilisce la priorità delle operazioni da eseguire, permette di bypassare queste code di dati.

Bypass Max: numero di volte che è possible bypassare la più vecchia richiesta di lettura/scrittura presente in coda, prima che sia forzata l'esecuzione della stessa. Apparentemente alta la simlitudine con RWQB tuttavia, in realtà, tra la cpu e il memory controller ci sono due diversi canali di comunicazione, uno che reca informazioni sulle operazioni da eseguire e l'altro sugli indirizzi relativi alle stesse operazioni. Anche in questo caso, a valori inferiori corrispondono prestazioni più elevate.

Max Async Latency: imposta le latenze massime tollerate per il funzionamento in modalità asincrona rispetto al FSB. A valori inferiori corrispondono prestazioni superiori.

Read Preamble: intervallo di tempo relativo al segnale di sincronizzazione del DQS (data queue strobe); in pratica, prima del primo fronte di salita utile, che segnala cioè un dato in lettura, si ha un segnale di sincronizzazione (bidirezionale, tra ram e memory controller) che indica l'imminenza del trasferimento dati (esiste un analogo segnale di sincronizzazione che indica la fine delle operazioni di lettura/scrittura relative ad un pacchetto di dati, chiamato post-amble).

Idle Cycle Limit: massimo numero di tentativi di accesso che il controller può fare verso una predeterminata pagina di ram prima che sia forzato lo switching verso un'altra pagina.

Dynamic Idle Counter: se abilitato forza l'aggiustamento dinamico dell'ICL, per ogni nuovo dato immagazzinato nella page-table. Va abilitato per aumentare le prestazioni (a scapito, però, della stabilità del sistema); va disabilitato per trarre benefici in termini di stabilità.

Drive Strenght: permette di controllare l'intensità del segnale attraverso il quale sono trasferiti i dati (valori più alti significano segnale più forte); settare valori alti può servire ad aumentare la stabilità del sistema in caso di utilizzo di banchi multipli o a doppio strato, oppure nell'overclock.

32 Byte Granularity: quantità di dati che viene trasferita in ogni operazione di lettura o scrittura.

-------------

Quanto sono inportartanti i valori di alpha timing?
Cosa succede se comincioa ad abbassare il timing?
Posso rovinare qualcosa?

Inoltre ho notato che tipo nella voce Row Cycle Time (Trc), che per ottenere il valo da inserire si applica una formula matematica, cioè "somma del Trp e del Tras", secondo voi ci solno ulteroiri vormule per trovare i valori degli alpha timing?

[silvermoon]

Forse ho trovato la risposta alla mia domanda su come calcolare i sub timing o alpha timing. Dalla guida OC secondo V_PARRELLO

• Refresh Cycle Time o tRFC: è il numero di cicli di clock durante i quali è attivo il segnale di refresh della Ram. Leggendo i datasheet dei vari costruttori di chip per RAM si vede che per chip con densità pari 512 Mbits (quelli utilizzati in moduli dual rank da 1GB o in moduli single rank da 512 MB), il Refresh Cycle Time suggerito dalle specifiche è 105 ns, che corrispondono a 21 clock con frequenza DDR2 400 oppure 42 clocks con frequenza DDR2 800. Pertanto per calcolare il refresh time in cicli si può utilizzare la seguente formula:

tRFC=21*FSB*DRAM_RATIO/200

in cui FSB è la frequenza base impostata del FSB e DRAM_RATIO è il moltiplicatore della memoria (ad esempio 3/2 per DDR2-800 MHz con FSB = 266 MHz). Questo timing influisce poco sulle prestazioni del sistema, ma è determinante nei riguardi della stabilità quando si sale in overclock. Pertanto tale valore va assolutamente impostato così come suggerito per essere stabili quando si sale in overclock.

• Read delay o tRD è il ritardo in cicli di clock tra un comando di READ a un banco di memoria, e l'asserzione del segnale HDRDY sul FSB che predispone il processore alla ricezione dei dati in lettura. Il valore che suggerisce Intel per questo timing è 7 anche se i bios delle schede madri utilizzano valori anche più spinti. Ad esempio la P5W64 utilizza 6 in condizioni normali e 5 con Hyperpath3 attivato. Questo timing ha una grande influenza sulla stabilità quando si overclocca e una modesta influenza sulle prestazioni. E’ consigliabile impostarlo su 7 se si sale molto di FSB o si utilizzano moltiplicatori delle memorie diversi da 1: l. Questo timing imposta una latenza interna del chipset e non dipende dalla tipologia dei moduli di memoria utilizzati.

• Write to Precharge command o tWRP è numero di cicli di clock che devono passare tra un comando di scrittura e un comando di precharge diretti allo stesso banco. Tenendo conto che tra comando di scrittura e il primo dato disponibile in scrittura devono passare tCL-1 cicli di clock (la write cas latency per le memorie DDR2 è sempre pari alla cas latency tCL meno uno), che i dati in scrittura sono BL/2 dove BL è il burst lenght (BL/2 perchè le operazioni in scrittura sono effettuate sul fronte di salita e di discesa del clock), che tra l'ultimo dato in scrittura e il comando di precharge devono passare tWR cicli di clock dove tWR è il write recovery time, avremo:

tWRP=tCL-1+BL/2+tWR
poichè BL è settato a 8 si avrà
tWRP=tCL+tWR+3
Il tWR suggerito dallo standard è 4 per moduli DDR2 533, 5 per i moduli DDR2 667, e 6 per moduli DDR2 800.
Per esempio se la frequenza delle memorie è al di sopra degli 800 Mhz, impostando tCL=4, si avrà che:
tWRP=4+6+3=13

• Write to Read command o tWRC: è il tempo in cicli di clock che intercorre tra un comando di scrittura e un comando di lettura diretto allo stesso banco. Seguendo un ragionamento analogo a quello condotto per Write to Precharge delay e utilizzando il tWTR invece del tWR otteniamo la seguente formula:

tWRC=tCL-1+tWTR+BL/2
e ricordando che BL=8:
tWRC=tCL+tWTR+3
in cui tWTR è l’Internal write to read command delayi i cui valori standard consigliati sono 2 per DDR2 533, e 3 per DDR2 667 e DDR2 800.
Supponendo di stare con le memorie a DDR2-800 MHz e di avere impostato tCL=4:
tWRC=4+3+3=10

· Read Write Turnaround o tRWT: è il numero di cicli di clock che devono trascorrere tra un comando di lettura e un comando di scrittura diretti a due rank diversi. Questo ritardo è necessario per evitare la collisione dei segnali sul bus della memoria. Detto TA il tempo di Turn Around per i segnali, si ricava la seguente formula:

tRWT=TA+1+BL/2
essendo sempre BL=8:
tRWT=TA+5
TA dipende da molti fattori (frequenza di funzionamento del bus, da come sono disposte le piste dei circuiti sul layout, dai buffer della memoria, ecc.), il valore suggerito da Intel è 3 e quindi si ricava:
tRWT=8
· Write Read Turnaround o tWR: Numero di cicli che devono trascorrere tra un comando di scrittura e un comando di lettura diretti a due rank diversi. Si ricava analogamente ai casi precedenti:
tWRT=TA-1+BL/2
Semplificando:
tWRT=6
· Read to Precharge: Numero di cicli che devono trascorrere tra un comando di Read e un comando di Precharge diretti a due rank diversi. Il tempo minimo che deve passare tra un comando di READ e uno di Precharge è pari a:
tRTP=AL+BL/2
supponendo AL (Additive Latency)=0 ed essendo BL=8 si avrà che
tRTP=4

[lore85bg]

Quanto sono inportartanti i valori di alpha timing?
Cosa succede se comincioa ad abbassare il timing?
Posso rovinare qualcosa?

i valori degli alpha timing sono importanti soprattutto quando si cerca la massima prestazione... diciamo che servono per guadagnare quei centesimi di secondo nel super-pi per esempio...

Nel normale uso di tutti i giorni lasciarli in auto non da nessun problema.

l'importante è settare i primi 4 valori... i famori 4-4-4-12 o 5-5-5-15 o 3-3-3-8... in base alle ram che si dispongono...