Prime info AMD K8L
Ecco quanto emerso:
1) Native quad core design
2) Shared expandable L3 cache
3) Doubling of SSE/FP capabilities and extra instructions
4) More aggressive prefetch
5) RAS improvements
AMD shows off details of K8L
Ed il link ad il thread di XS.
Nonostante la news sia di The Inquirer, le informazioni dovrebbero venire direttamente da amd.
A parte le specifiche tecniche che non mi sono molto chiare, vedo molti dubbi sull'uscita di questa piattaforma. La cosa più simile ad una roadmap che ho trovato sul sito di AMD parla di 2007 per la disponibilità di tecnologia con più di due core.
Speriamo...
Questa è la storia di 4 persone chiamate Ognuno, Qualcuno, Ciascuno e Nessuno. C'era un lavoro importante da fare e Ognuno era sicuro che Qualcuno lo avrebbe fatto. Ciascuno poteva farlo, ma Nessuno lo fece, Qualcuno si arrabbiò perché era il lavoro di Ognuno. Ognuno pensò che Ciascuno potesse farlo, ma Ognuno capì che Nessuno l'avrebbe fatto. Finì che Ognuno incolpò Qualcuno perché Nessuno fece ciò che Ciascuno avrebbe potuto fare.
Parlavano di inizio 2007 su piattaforme Opteron quad-core. Quel che è certo è che se Conroe (o Core in generale) va come si è visto fin'ora, Amd deve accelerare se non vuole fare almeno un intero trimestre tagliata fuori.
Nel suo keynote, Chuck Moore di AMD ha rilasciato alcuni dettagli sull'architettura dei processori K8L, in arrivo nel 2007. Innanzitutto avrà una cache di terzo livello condivisa ed espandibile, necessaria per via del desing quad core. Uno dei miglioramenti più evidenti è la capacità di controllare le tensioni dei core in modo indipendente per un maggiore risparmio energetico. Sarà possibile cambiare la tensione del northbridge indipendentemente dal core.
Sì è poi parlato della memoria: il nuovo core supporterà indirizzamenti a 48-bit e 1 GB per la parte "pages" della memoria. C'è il supporto ufficiale a un co-processore, che potrà essere inserito con una scheda HTX. Chuck afferma che l'architettura supporterà memorie DDR2, DDR3 e FB-DIMM grazie al flessibile controller di memoria integrato nella CPU.
Le risorse SSE/FP raddoppierranno e i prefetch passeranno da 16 a 32 byte e saranno integrate altre caratteristiche che permetteranno di sfruttare la banda in maniera più efficiente.
FONTE TOMSHW
Ci sono attualmente 1 utenti che stanno visualizzando questa discussione. (0 utenti e 1 ospiti)
|
nexthardware.com - © 2002-2022 |
Rispondi quotando
