1. Architettura Trinity - CPU
Al pari di Llano, anche Trinity è prodotto a 32nm, il die ha una superficie di 246mm^2 ed integra 1.3 miliardi di transistor, contro i 1.178 miliardi del suo predecessore.
I core x86 di Trinity sono molto diversi da quelli di Llano introducendo, per la prima volta, l’architettura “Piledriver” al posto di quella “STARS” usata anche nelle CPU Athlon II.
I Compute Module “Piledriver” sono una diretta evoluzione di quelli “Bulldozer” alla base delle CPU AMD FX, con cui condividono l’architettura di base, migliorandone le prestazioni, l’efficienza energetica ed introducendo il supporto a nuove istruzioni (AVX, AVX1.1, FMA3, AES e F16C).
Il Compute Module integra due core x86 e può eseguire due thread in contemporanea, utilizzando due unità per il calcolo Integer ed un'unità condivisa per i Floating Point.
La logica di gestione del modulo è comune tra le due unità di elaborazione, consentendo una sostanziale riduzione dei componenti necessari per creare la CPU, a tutto vantaggio dei consumi e della complessità del progetto.
La scelta di condividere tra i due core l'unità Floating Point è stata una scelta coraggiosa da parte di AMD ed è basata sullo studio delle funzioni più utilizzate dalle attuali applicazioni: si stima, infatti, che circa 80% delle richieste siano basate esclusivamente sui numeri interi.
Se questa considerazione è vera in ambito consumer, in ambito scientifico, dove gli applicativi sono sostanzialmente diversi, le APU AMD potrebbero trovarsi in difficoltà, ma proprio per la particolarità di queste applicazioni è auspicabile un utilizzo intensivo della GPU integrata che può offrire interessanti potenzialità in questo ambito specifico.
I Moduli “Piledriver” saranno inoltre alla base della seconda generazione di CPU AMD FX di prossimo rilascio, con un aggiornamento delle CPU per socket AM3+.
Tutti i modelli quad core sono affiancati da 4MB di cache L2, 2MB per ogni modulo; le versioni dual core sono limitate ad un solo MB di cache L2.
Il northbridge è incluso all’interno della APU ed integra un controller di memoria DDR3 dual channel, l’interfaccia di comunicazione tra la memoria di sistema e la GPU integrata, la gestione dell’alimentazione ed il controller PCI-E.
Il controller di memoria supporta due canali a 64-bit per memorie DDR3 con frequenza massima certificata di 1866MHz (1600MHz per le versioni mobile), consentendo di installare fino a 64GB di RAM (32GB nei sistemi mobile).
Nell’ottica di ridurre i consumi dell’intero sistema, sono altresì supportate le nuove DIMM Low Voltage con tensione di alimentazione a 1.25V contro i tradizionali 1.5V.
Il controller PCI-E 2.0 integrato mette a disposizione 24 linee di comunicazione, di cui 16 dedicate ad una eventuale scheda video discreta, 4 per le periferiche ad alte prestazioni e 4 per comunicare con il Fusion Controller HUB.
