Le future GPU di AMD basate su architettura RDNA 3 avranno un design MCM e sino 160 CUs con 10240 SPs.
Secondo quanto pubblicato da Videocardz, Navi 31 sarà la prima GPU di AMD con design MCM, seguendo la stessa filosofia a livello di processo evolutivo utilizzata su Ryzen.
Considerando come gli attuali die monolitici delle GPU abbiano già raggiunto il limite massimo di incisione per i wafer di silicio, un design MCM sembra l'unica strada da seguire se le aziende vogliono continuare a puntare ad un sensibile incremento del numero dei core ad ogni generazione.
Questo tipo di approccio, basato su chiplet, sembra sia stato adottato anche da NVIDIA nello sviluppo dell'architettura Hopper e da Intel per la sua piattaforma Arctic Sound, resta solo da vedere, quindi, quale delle tre arriverà prima su mercato.
Secondo quanto trapelato, le GPU Navi 31 di AMD saranno soluzioni MCM che, nella versione di punta, arriveranno ad avere due chiplet da 80 CUs per un totale di 10240 SPs.
Con una ipotetica frequenza operativa di 1800MHz (rimanendo bassi) tale GPU sarebbe in grado di offrire una potenza teorica pari a 36,8 TFLOPs nei calcoli in FP32.
Considerato, poi, quanto il successo di RDNA 2 sia stato "mitigato" dalla qualità offerta su Ray Tracing da parte di NVIDIA con Ampere, AMD dovrebbe correggere questa sua debolezza con RDNA 3 e, ovviamente, aumentare in modo esponenziale le prestazioni in rasterizzazione.
AMD, inoltre, sta già lavorando alla propria versione di DLSS, ben conscia del vantaggio competitivo offerto dalla sua diretta concorrente.
Il brevetto da poco depositato da parte di AMD lascia intendere che i motivi per cui le GPU MCM non siano state realizzate in passato, sarebbero da ricondurre all'elevata latenza tra chiplet, ai modelli di programmazione e alla più difficile implementazione del parallelismo.
Il nuovo brevetto di AMD tenta di risolvere tutti questi problemi utilizzando un'interconnessione che definisce crosslink passivo a larghezza di banda elevata.
Ciò consentirebbe a ciascun chiplet della GPU di comunicare direttamente con la CPU e con altri chiplet tramite, appunto, il crosslink passivo.
Ogni GPU avrebbe anche una propria cache e questo design sembra suggerire che ogni chiplet sarà una GPU a sé stante e completamente indirizzabile dal sistema operativo.
Rispondi quotando
