Mmm riflettendoci sopra mi sfugge la differenza fisica tra la L1 e L2 di questi proc.
Per gli Athlon Slot A e Pentium Slot 1 la cosa era ovvia, la L2 andava a una frazione (1/2, 1/3, 2/3) della frequenza interna. Ma con gli Athlon (ma anche i Pentium su socket), visto che le 2 cache viaggiano alla stessa frequenza, che bisogno c'era di farne di 2 tipi diversi, obbligando tra l'altro la presenza di un controller di coerenza , 2-way associative / exclusive, e tutto quel che ne consegue.. non si poteva fare una L1 sola con il quantitativo totale ? Sicuramente mi sfugge qualcosa, se qualcuno avesse le necessarie competenze tecniche per una spiegazione mi farebbe contento.
Fab